【导读】

 对于硅 (Si) 金属氧化物半导体场效应晶体管 (MOSFET) 中的亚10纳米技术节点，亚纳米电容等效厚度(CET)和与沟道的完美界面对于栅极电介质保持栅极至关重要可控性。同样，人们热切期待开发出适用于未来节点的二维(2D) MOSFET的可靠高介电常数(κ)材料 (CET < 1 nm)。Si技术中常用的高κ电介质（即氧化铝 (Al₂O₃) 和氧化铪 (HfO₂)）已与二维过渡金属二硫属化物材料集成在一起。然而，它们的无定形性质和不完美的电介质/过渡金属二硫属化物界面使得消除电荷散射和陷阱变得困难，此外，电介质沉积工艺会直接损坏二维通道。而钙钛矿锶钛氧化物(SrTiO₃) 表现出高静态介电常数（在室温下，ε_bulk≈ 300 ），这使其成为在复合氧化物异质界面处静电调制硅、石墨烯或二维电子气的潜在栅极电介质。此外，合成单晶独立式钙钛矿氧化物膜的最新进展已经建立了一条可行的途径，将超高κ结晶SrTiO₃薄膜与二维半导体集成以形成高质量的介电/通道界面，以克服目前栅极控制的限制。

【成果掠影】

近日，香港大学Lain-Jong Li教授团队联合澳大利亚新南威尔士大学Sean Li教授团队探索可转移的超高κ单晶钙钛矿锶钛氧化物膜作为二维场效应晶体管的栅极电介质。所制造的钙钛矿膜表现出理想的亚一纳米级CET，具有低漏电流（在2.5兆伏/厘米时小于10^-2安培/平方厘米）。研究发现，锶钛氧化物电介质和二维半导体之间的范德华间隙减轻了由于使用超高κ电介质而导致的不利边缘诱导的势垒降低效应。由化学气相沉积和氧化锶钛电介质制成的可扩展二硫化钼薄膜的典型短沟道晶体管表现出陡峭的亚阈值摆幅低至每十倍频约 70 毫伏，开/关电流比高达10⁷，符合最新的《国际设备和系统路线图》建议的低功耗规格。具体的成果以“High-κ perovskite membranes as insulators for two-dimensional transistors”为题发布在Nature。

【数据概况】

图 1：独立式单晶 SrTiO ₃层的制备和表征。

图 2：单晶 SrTiO ₃膜的介电性能。

图 3：具有超高κ SrTiO ₃电介质的局部背栅 MoS ₂ FET 。

图 4：基于超高κ SrTiO ₃电介质的短沟道 MoS ₂ FET的静电学。

【成果启示】

简而言之，二维半导体的晶体表面和定义明确的vdW界面展示了未来晶体管技术的扩展潜力。钙钛矿膜的弹性和纤薄特性也使得使用MoS₂作为晶体管通道的柔性和透明电子器件成为可能。同时，考虑到钙钛矿氧化物领域已经建立的精细控制和可扩展的生长技术，将功能性钙钛矿氧化物膜与2D材料自由集成的能力为单片3D集成的层压组装提供了途径。

参考文献：Huang, JK., Wan, Y., Shi, J. et al. High-κ perovskite membranes as insulators for two-dimensional transistors. Nature 605, 262–267 (2022).

https://doi.org/10.1038/s41586-022-04588-2